arciuch 🐱

fragmentacja zewnętrzna

występuje przy segmentacji pamięci, Polega na tym że pomiędzy obszarami pamięci zajętymi przez segmenty procesów występują segmenty wolne

odwzorowanie zbiorowo asocjacyjne bloków pamięci operacyjnej w linii pamięci cache

polega na tym że każdemu blokowi pamięci operacyjnej jest przyporządkowany dokładnie jeden zbiór, z którego wybierana jest dowolna linia pamięci cache

pamięć o dostepie sekwencyjnym to

taka pamięć, w której aby idczytać konkretną informację należy przeczytać poprzedzające ją informacje

organizacja komputerów

to ta część opisu komputerów, która dotyczy projektanta sprzętu komputerowego // opisuje zasadę działania bloków funkcjonalnych komputera

system informacyjny

system, który zawiera oprogramowanie użytkowe

elementy procedury obsługi przerwania

zapisanie stanu procesora i licznika rozkazów na stosie, skok do procedury obsługi przerwania// Wykonanie procedury obslugi przerwania, odtworzenie stanu sterowania z przed przerwania na podstawie danych zapisanych na stosie

czas cyklu pamięci to

czas pomiędzy dwoma dostępami

architektura komputerów

to ta część opisu komputera, która dotyczy programisty działającego na poziomie asemblera // dotyczy listy rozkazów procesora i trybów adresowania pamięci

metoda zapisu buforowania write through w pamieci cache

komórka o danym adresie w pamięci głównej jest aktualizowana, jeżeli kopia tej komórki w pamięci cache była zmodyfikowana i jeżeli magistrala systemowa nie jest zajęta

wskazac hazardy danych

RAW// WAR // WAW

Taksonomia Treleavena

COSH DASH DESH PASH // COME DAME DEME PAME

liczba szesnastkowa 64,2 w kodzie dwójkowym

1100100,001

w adresowaniu bezpośrednim, w formie rozkazu znajduje się pole które zawiera

adres argumentu

system komputerowy to

sprzęt konputerowy i oprogramowanie systemowe

cechy RISC

rozkazy tej samej dlugosci // potokowanie

pamięć cache

to szybka pamięć buforowa położona między procesorem a pamięcią główną

potokowanie

w procesorze, w jednym potoku, w danej chwili wykonuje się więcej niż jeden rozkaz ale każdy rozkaz wykonywany jest w innej fazie potoku

elementy ISA

lista rozkazów // przeznaczenie rejestrów // reprezentacja liczb // tryby adresowania

funkcje sterowania centralnego

generowanie sygnalow sterujących w odpowiedniej kolejności i chwilach // grnerowanie sygnałow sterujących które otwierają/zamykają drogi przesyłania

postulaty von Neumanna

praca sekwencyjna // wspólna pamięć dla danych i rozkazów // brak jawnej specyfikacji typów danych // pamięć jednowymiarowa

urządzenie zewnętrzne to

urządzenie, które komunikuje się z procesorem i pamięcią przez moduł wejścia/wyjścia // podłączone do magistrali systemowej przez moduł wejścia/wyjścia

hazardy strukturalne występują z powodu braku wystarczającej liczby jednostek funkcjonalnych tego samego typu przy braku przy braku pełnego potokowania niektórych jednostek funkcjonalnych procesora

prawda

organizacja pamieci 4x8 oznacza że

pamiec ma 4 8-bitowe komorki // pamiec ma 4 razy 8 bitow

fragmentacja wewnetrzna

wystepuje przy stronicowaniu // polega na tym że ostatnia strona procesu nie jest (najczesciej) cała wypełniona danymi tego procesu

taksonomia Flynna

MIMD MISD // SIMD SISD

hazardy danych wystepuja z powodu dużej liczby jednostek funkcjonalnych tego samego typu

falsz

liczba dziesiętna 101,375 w kodzie dwujkowym

1100101,011

system operacyjny

m. in program lub zbior programow do komunikacji uzytkownika ze sprzętem

procesory potokowane

mają architekture load-store // mają architekture harwadzką

cechy CISC

wspólna pamięć dla rozkazów i danych // mała liczba rejestrów ogólnego przeznaczenia

pamięć o dostępie skojarzeniowym to

pamięć, która zwraca informację, czy istnieje w niej komórka o określonej zawartości

zaznacz liste taktow kiedy forwarding jest wyłączony LW R2,0(R1) ADDR3, R4, R2

8

cykl rozkazowy-wskazac fazy

pobranie rozkazy, dekodowanie rozkazu, obliczenie adresu kolejnego rozkazu, wyznaczenie adresu argumentów // wykonanie rozkazu, zapisanie wyników, obsługa przerwania

transmisja PIO z przerwaniami

procesor zleca modułowi we/wy zadanie transmisji, a moduł we/wy sygnalizuje gotowość do obsługi transmisji za pomocą przerwania

metoda zapisu write back w pamieci catche

komorka o danym adresie w pamięci głównej jest aktualizowana jeżeli kopia tej komórki w pamięci cache jest usuwana i była zmodyfikowana

hazardy sterowania

są związane z wykonywaniem rozkazów skoków // mogą opóźniać wykonywanie rozkazów w potoku ze względu na konieczność zmiany zawartości PC i opróżnienia potoku

sterowanie sprzętowe

realizacja sterowania centralnego za pomocą układów kombinacyjnych // realizacja rozkazów (grup rozkazów) za pomocą specjalizowanych układów kombinacyjnych

wskazać typy zależności danych

true-dependency // anti-dependency // output-dependency

lokalność odwołań

pokega na tym, że w czasie wykonywania się programu odwołania do pamięci dotyczą w krótkim okresie, tylko niewielkiego obszsru pamięci // czasowa polega na tym, że w programie występują wyodrębnienia struktur (pętle, funkcje (podprogramy), podrp

dopasuj ceche do architektury

VLIW->EPIC // CISC->architektura von Neumanna // RISC->potokowanie

stronicowanie w pamięci wirtualnej

każdy proces ma przydzielone kolejno ponumerowane strony(adresy wirtualne stron), którym odpowiadają określone (niekoniecznie kolejne) adrrsy fizyczne stron // pamięć operacyjna i obszar wymiany są podzielone na bloki zwane stronami o ustalonej